Module gate_clock_cell_g

gate_clock_cell_g u_gate_clock_cell_g ( .pi_clock(pi_clock), .po_clock(po_clock), .pi_enable(pi_enable) );

Block Diagram of gate_clock_cell_g

Ports

Name	Direction	Type	Description
pi_clock	input	wire logic	Input functional clock
po_clock	output	wire logic	Output gated clock (multiplexed with test clock)
pi_enable	input	wire logic	Enable output clock

Instances

• ip_emac_topip_emac_top

  • host_clk_mngip_host_clk_mng_g

    • host_free_clockip_gate_clock_g

      • gate_clock

    • host_gate_clock_1ip_gate_clock_g

      • gate_clock

    • host_gate_clock_2ip_gate_clock_g

      • gate_clock

    • host_gate_clock_3ip_gate_clock_g

      • gate_clock

    • host_gate_clock_4ip_gate_clock_g

      • gate_clock

    • host_gate_clock_5ip_gate_clock_g

      • gate_clock

  • mac_topip_mac_top_g

    • mac_clk_mngip_mac_clk_mng_g

      • gtx_clock_outip_gate_clock_g

        • gate_clock

      • host_free_clockip_gate_clock_g

        • gate_clock

      • host_gate_clock_1ip_gate_clock_g

        • gate_clock

      • mdio_free_clockip_gate_clock_g

        • gate_clock

      • rx_free_clockip_gate_clock_g

        • gate_clock

      • rx_gate_clock_1ip_gate_clock_g

        • gate_clock

      • rx_gate_clock_2ip_gate_clock_g

        • gate_clock

      • rx_gate_clock_3ip_gate_clock_g

        • gate_clock

      • tx_free_clockip_gate_clock_g

        • gate_clock

      • tx_gate_clock_1ip_gate_clock_g

        • gate_clock

      • tx_gate_clock_2ip_gate_clock_g

        • gate_clock

      • tx_gate_clock_3ip_gate_clock_g

        • gate_clock

      • tx_gate_clock_4ip_gate_clock_g

        • gate_clock

×